3 Организация памяти в микропроцессорных системах


Название3 Организация памяти в микропроцессорных системах
страница2/7
Дата публикации24.07.2013
Размер0.82 Mb.
ТипДокументы
userdocs.ru > Информатика > Документы
1   2   3   4   5   6   7
^

Последовательный обмен данными в МПС


При организации последовательного обмена ключевыми могут считаться две проблемы:

  1. синхронизацию битов передатчика и приемника;

  2. фиксацию начала сеанса передачи.

Различают два способа передачи последовательного кода: синхронный и асинхронный.

П
ри синхронном методе передатчик генерирует две последовательности - информационную TxD и синхроимпульсы CLK, которые передаются на приемник по разным линиям (Рис. 3.13).

Рис.3.13. Последовательный синхронный обмен с внешней синхронизацией

Синхроимпульсы CLK обеспечивают синхронизацию передаваемых бит, а начало передачи отмечается по-разному. При организации внешней синхронизации сигнал начала передачи BD генерируется передатчиком и передается на приемник по специальной линии.

В системах с внутренней синхронизацией отсутствует линия BD, а на линию данных генерируются специальные коды длиной 1-2 байта - “символы синхронизации”. Для каждого приемника предварительно определяются конкретные синхросимволы, таким образом можно осуществлять адресацию конкретного абонента из нескольких, работающих на одной линии. Каждый приемник постоянно принимает биты с RxD, формирует символы и сравнивает с собственными синхросимволами. При совпадении синхросимволов последующие биты поступают в канал данных приемника.

Асинхронный способ обеспечивает передачу информации по единственной линии. Для надежной синхронизации обмена в асинхронном режиме

  1. передатчик и приемник настраивают на работу с одинаковой частотой;

  2. передатчик формирует стартовый и стоповый биты, отмечающие начало и конец посылки;

  3. передача ведется короткими посылками (5..9 бит), а частоты передачи выбираются сравнительно низкими.


Универсальный последовательный приемопередатчик КР580ВВ51
Универсальный последовательный приемопередатчик (далее - контроллер последовательного обмена или просто контроллер) предназначен для аппаратной реализации протокола последовательного обмена между микропроцессором и внешним устройством. При передаче контроллер. .ВВ51 преобразует параллельный код, получаемый от процессора, в последовательный поток символов со служебными битами и выдает этот поток в последовательный канал связи с выбираемой скоростью. При приеме осуществляются обратные преобразования.

Р
ис. 3.14. Обозначение контроллера. .ВВ51 на функциональных

(принципиальных) схемах

Назначение выводов контроллер. .ВВ51 приведено в Таблица 3.3, а внутренняя структура показана на Рис.3.15.

Таблица 3.3

№ вывода

Русск.

Лат.

Тип

вывода

Назначение

вывода

8,7,6,5,2

1,28,27

D(7:0)

D(7:0)

вх/вых

Шина данных

20

C

CLK (C)

вх

Синхронизация

21

УСТ

RESET (SR)

вх

Уст. в исходное

состояние

12

ПНУ/Д\

C/D\

вх

Признак управление

/данные

10

РПМ\

WR\

вх

Запись-разрешение приема

с шины данных

в контроллер

13

РВД\

RD\

вх

Чтение - разрешение выдачи на шину

данных

11

ВД\

CS\

вх

Выбор микросхемы

22

СОН1\

DSR\

вх

Готовность ВУ

передать данные

24

СОН2\

DTR\

вых

Запрос на передачу данных

17

ПГТ\

CTS\

вх

Готовность ВУ

принять данные

23

СОН3\

RTS\

вых

Запрос на прием данных

16

С1

SYNDET/BD

вх/вых

Вид синхронизации (различный смысл в разных режимах

25

СПМ\

RxC\

вх

Синхронизация

приемника

14

ПГТПМ

RxRDY

вых

Готовность приемника

3

ВХ ПМ

RxD

вх

Вход данных

приемника

9

СВД\

TxC\

вх

Синхронизация

передатчика

. 15

ПГТПЧ

TxRDY

вых

Готовность передатчика

19

ВЫХ ПЧ

TxD

вых

Выход данных

передатчика

18




TxEND

вых

Конец передачи

26

Епит

Ucc

-

+ 5 В

4

Общий

GND

-

Общий


^ Контроллер работает в двух режимах - инициализации и приема/передачи.

Режим инициализации обеспечивает настройку контроллера. .ВВ51 на определенный протокол обмена путем загрузки управляющего слова, символов синхронизации (один или два - только для синхронного режима) и подачи ряда команд. Инициализация обязательно начинается с начальной установки контроллера, которая может выполняться аппаратно сигналом SR или подачей команды начальной установки (см. ниже).

После начальной установки загружается управляющее слово, формат которого приведен на Рис. 3.15.


D7

D6

D5

D4

D3

D2

D1

D0

СС

Ч

К

Длина слова

Реж/Чаc

Рис. 3.15. Формат управляющего слова контроллера. .ВВ51

Ниже приводятся значения разрядов управляющего слова и их смысл для различных режимов работы контроллера. .ВВ51.

Режим работы контроллера определяется разрядами D0, D1, причем для трех разновидностей асинхронного режима это поле определяет коэффициент деления частоты синхроимпульсов CLK для получения частоты асинхронного приема/передачи.


D1

D0







0

0

Синхронный режим




0

1

1 : 1

Асин-

1

0

1 : 16

хронный

1

1

1 : 64

режим


Рис.3.16. Структура контроллер К580ВВВВ51





^ Длина слова (кадра) определяется значением разрядов D3 и D2:

D3

D2

Длина кадра (бит)

0

0

5

0

1

6

1

0

7

1

1

8


Разряды D4 и D5 определяют режим контроля на четность:


D4 = 0

- нет контроля;

D5 = 0

- контроль по нечетности;

D4 = 1

- есть контроль;

D5 = 1

- контроль по четности.

Разряды D6 и D7 имеют различный смысл для синхронного и асинхронного режима. В синхронном режиме D6 задает вид синхронизации, а D7 - число синхросимволов:


D6 = 0

- внутренняя;

D7 = 0

- два синхросимвола;

D6 = 1

- внешняя;

D7 = 1

- один синхросимвол.


В асинхронном режиме поле D7D6 определяет длительность стоп-бита в периодах частоты передачи:


D7

D6

Длина стоп-бита

0

0

Не используется

0

1

1

1

0

1,5

1

1

2


Последовательность программирования контроллера ..ВВ51 и соответствующие входные управляющие сигналы приведены в Таблица 3.4.

Таблица 3.4



Последовательность программирования

Сигналы на входах

CO/D

WR\

CS\

SR

1

Установка исходного состояния

X

X

X

1

2

Запись инструкции режима

1

0

0

0

3

Запись синхросимвола

1

0

0

0

4

Запись синхросимвола

1

0

0

0

5

Запись команды

1

0

0

0


Данные, передаваемые по шине D[7:0], в отличие от команд, инструкций режима и синхросимволов сопровождаются низким уровнем на линии CO/D.

Каждый бит команды, установленный в "1", имеет свой смысл, независимый от остальных разрядов команды:

D0 - разрешена передача;

D1 - запрос о готовности приемника;

D2 - разрешен прием;

D3 - пауза;

D4 - сброс триггеров ошибок;

D5 - запрос о готовности передатчика;

D6 - программный сброс;

D7 - поиск синхросимволов

Прием/передача может осуществляться в одном из двух режимов - синхронном или асинхронном.

Синхронный режим предназначен для передачи массива слов. В зависимости от способа синхронизации (с внутренней или внешней синхронизацией) определенным образом отмечается начала приема, после чего все поступающие на вход RxD биты упаковываются в слова заранее определенного формата. Способ фиксации момента начала приема определяет режим синхронного обмена.

Различают два режима синхронного приема. В режиме приема с внутренней синхронизацией приемник начинает работу с поисков символа (символов) синхронизации. Информация принимается по входу RxD на первый регистр приемника и непрерывно сравнивается с содержимым регистра первого синхросимвола. Если содержимое двух регистров не одинаково, то в регистр приемника принимается следующий бит и сравнение повторяется. Когда содержимое сравниваемых регистров становится одинаковым, контроллер заканчивает поиск и переходит в режим синхронизации. При этом, если не запрограммирован контроль по четности (нечетности), на выводе SYNDET/BD, работающем как выход, во время приема последнего бита синхросимвола устанавливается напряжение высокого уровня, сигнализируя ВУ, что произошел захват синхронизации. Если контроллер. .ВВ51 запрограммирован с двумя символами синхронизации и/или контролем на четность, то указанная выше ситуация произойдет во время приема последнего бита второго синхросимвола или бита контроля.

В режиме синхронного приема с внешней синхронизацией на вывод SYNDET/BD, работающий как вход, подается напряжение синхронизации, которое разрешает прием информации по входу RxD со скоростью синхросигналов, поступающих на вход RxC\. Если в управляющем слове определен прием в синхронном режиме с внешней синхронизацией, то цепи внутренней синхронизации блокируются установкой внутреннего триггера, сброс которого возможен по сигналу SR или после чтения состояния контроллера.

^ Синхронная передача начинается при подаче на вход CTS\ низкого уровня. Передатчик начинает трансляцию битов буферного регистра на выход TxD со скоростью синхроимпульсов, поступающих на вход TxC.
1   2   3   4   5   6   7

Похожие:

3 Организация памяти в микропроцессорных системах iconОрганизация памяти первого уровня
Память 1 уровня – сверхоперативная память. Основное назначение – повысить быстродействие оп, и следовательно процессора. Способы...
3 Организация памяти в микропроцессорных системах iconКурс лекций по дисциплине «Менеджмент» для слушателей цпкипк специальности...
Можно выделить три вида управления: в не живой природе (технических системах) управление станком, автомобилем, компьютером; в организмах...
3 Организация памяти в микропроцессорных системах iconПеречень вопросов на экзамен по остх
Организация жизнеобеспечения населения при авариях на коммунально-энергетических системах
3 Организация памяти в микропроцессорных системах iconГерметическое Искусство Памяти   Часть первая: Использование Памяти
Джордано Бруно2, повлекло за собой известность Искусства Памяти в узких академических кругах, мы не можем сказать того же самого...
3 Организация памяти в микропроцессорных системах iconПроблема памяти о войне
День памяти и скорби 22 июня. Но чем дальше в прошлое уходят события той войны, тем меньше остается людей, в чьей памяти эти события...
3 Организация памяти в микропроцессорных системах icon1. Эргономика изучает особенности и возможности функционирования...
Эргономика наука о системах. Она включает в себя такие понятия, как антропометрия, биомеханика, гигиена труда, техническая эстетика,...
3 Организация памяти в микропроцессорных системах iconРеферат На тему: «Кеш памяти микропроцессора». Работу
Доступ к данным в кэше идёт быстрее, чем выборка исходных данных из оперативной памяти (озу) и быстрее внешней памяти(жёсткий диск...
3 Организация памяти в микропроцессорных системах iconОграничение пучков лучей в оптических системах
В реальных оптических системах ограничение пучков лучей осуществляется оправами оптических деталей и специальными деталями – диафрагмами....
3 Организация памяти в микропроцессорных системах iconУрок Введение в технику тренировки памяти Урок Механизмы памяти
Настало утро, и золотые блики молодого-солнца заплясали на едва заметных волнах спокойного моря
3 Организация памяти в микропроцессорных системах iconУчреждение высшего профессионального образования «южный федеральный...
Вопрос Согласно модели аст дж. Андерсона, когнитивная система состоит из трех видов памяти. Что это за виды памяти?
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2015
контакты
userdocs.ru
Главная страница