3 Организация памяти в микропроцессорных системах


Название3 Организация памяти в микропроцессорных системах
страница7/7
Дата публикации24.07.2013
Размер0.82 Mb.
ТипДокументы
userdocs.ru > Информатика > Документы
1   2   3   4   5   6   7
^

3.6. Организация процессорного модуля и системного интерфейса



Для обеспечения функционирования микропроцессора к нему обязательно следует подключить тактовый генератор и буферные схемы, увеличивающие нагрузочную способность системных шин.

Системная шина управления может быть в простейшем случае образована двумя выходными сигналами МП - RD и WR\. Однако, в большинстве МПС фиксируются разряды (все или часть) PSW и на их основе формируется расширенный состав линий управления.

Типичная структура процессорного модуля показана на Рис. 3.33, в схеме которого, наряду с МП К580ВМ80, использованы СИС серии К580:
Рис. 3.33. Структура процессорного модуля на базе микропроцессора i8080
генератор тактовых импульсов К580ГФ24, системный контроллер К580ВК28 и шинные формирователи К580ВА86.

Т
актовый генератор. .ГФ24
(Error: Reference source not found34), наряду с выработкой тактовых сигналов Ф1, Ф2, стробирует внешние асинхронные сигналы RESIN, RDYIN по фазе Ф2 и формирует сигнал строба STB\ для защелкивания PSW: STB\ = SYNC & Ф1. Сигналы Ф1, Ф2 имеют амплитуду 12В; кроме того выдается сигнал Ф2ттл уровня ТТЛ-схем.

^ С
истемный контроллер. .ВК28
(Рис. 3.335) буферирует шину данных, образуя системную шину данных DB[7:0] с нагрузочной способностью порядка 30 нагрузок ТТЛ. В состав. .ВК28 входит регистр-защелка, фиксирующий 5 разрядов PSW (0,1,4,6,7) по стробу STB\, и логическая схема, формирующая сигналы на 5 управляющих линиях системного интерфейса:

RDM\ - чтение из памяти;

WRM\ - запись в память;

RDIO\ - чтение из внешнего устройства;

WRIO\ - запись во внешнее устройство;

INTA\ - подтверждение прерывания.

Входной сигнал HLDA высоким уровнем переводит все выходы системного контроллера в высокоимпедансное состояние, то же делает и внешний сигнал BUSEN\ - "разрешение работы шины".
Рис. 3.34. Тактовый генератор К580ГФ24

Рис. 3.36. Системный контроллер К580ВК28

Ш
инные формирователи. .ВА86 буферируют однонаправленную шину адреса, а сигнал HLDA, поступающий на вход OE\ переводит высоким уровнем системную шину AB[15:0] в высокоимпедансное состояние.

Внешний сигнал RDYIN формируется обычно на специальном триггере, что позволяет реализовать, с одной стороны – асинхронный режим обмена микропроцессора с «медленными» устройствами, с другой стороны – пошаговый и потактовый режимы работы системы. На рисунке  сигнал готовности RDYIN сбрасывается: (1) селектором адреса «медленного» устройства; (2) сигналом M1 = D5&STB в пошаговом режиме; (3) сигналом SYNC в потактовом режиме. Установка RDYIN осуществляется сигналом готовности устройства или кнопкой «Пуск».

^

3.7. Структура микроЭВМ



Общая структура микроЭВМ показана на рис. 3.37, где ЦП – микропроцессор, ПЗУ – постоянная память для хранения программ, ОЗУ – оперативная память, УВВ – устройства ввода-вывода, Г – генератор тактовых импульсов. Отдельные модули соединены с помощью шины данных, шины адреса и шины управления. Ко­личество модулей можно увеличивать, т.е. структура открыта и допус­кает расширение.

Процесс обработки данных в микроЭВМ представля­ет собой последовательность дискретных состояний рассматриваемой структуры. Ряд состояний образует определенный машинный цикл. Про­цесс выполнения каждой команды рабочей программы распадается на последовательность машинных циклов.





Переход микроЭВМ из одного состояния в другое происходит под воздействием тактовых импульсов, поступающих на тактовые входы микропроцессора. Для генерации последовательности тактовых импуль­сов в структуре микроЭВМ используется генератор Г тактовых импульсов, который вырабатывает последовательности прямоугольных импульсов. Частота тактовых импульсов для микропроцессо­ра КР580ИК80А составляет 2 МГц и, следовательно, длительность одно­го состояния микроЭВМ равна 0,5 мкс.

Машинный цикл может включать разное число состояний, как и команда, может состоять из разного числа машинных циклов. Следовательно, длительность выполнения команды зависит от ее вида и необходимого числа последовательных состояний микроЭВМ при выполнении команды.

Работу микроЭВМ удобно рассмотреть на примере выборки из ячейки памяти очередной команды программы, с которой начинается цикл любой команды. Для 8-разрядной микроЭВМ с микропроцессором КР580ВМ80А процесс выборки команды состоит из одного машинного цикла, включающе­го три состояния.

1. Содержимое счетчика команд передается в регистр адреса.

2. Содержимое счетчика команд увеличивается на единицу (адрес следующей команды).

3. Код адреса передается в селектор ячеек памяти программ, под­ключает нужную ячейку к шине данных, и по шине данных код команды переносится в регистр временного хранения информации ТЕМ и в регистр команды.

Поскольку выборка команды совершается за три состояния, то эта операция длится 1,5 мкс. Поступивший в регистр команды код дешифри­руется, и дальнейшие состояния микроЭВМ определяются устройством управления в зависимости от выполняемой команды. Выборка команды завершается за один машинный цикл, и с этого цикла начинается выпол­нение каждой очередной команды программы.

^ 8-разрядная микроЭВМ

МикроЭВМ на основе комплекта К580 строится по модульному принципу, который обеспечивает подключение к единой магистрали модулей ЦП (центрального процессора), ЗУ (запоминающего устройства) и УВВ (устройства ввода-вывода).

П
ринципиальная схема микроЭВМ приведена на рис. 3.38. В микроЭВМ используются микропроцессор КР580ВМ80, микросхема системного генератора тактовых импульсов К580ГФ24, микросхема системного контроллера К580ВК28, микросхема программируемого параллельного адаптера КР580ВВ55, а также дешифраторы адреса ДША и модуль памяти.

Генератор тактовых импульсов К580ГФ24 предназначен для синхронизации микропроцессорной системы и вырабатывает тактовые импульсы частотой 2 МГц для синхронизации МП, а также других схем (в последнем случае используются тактовые импульсы ТТЛ уровней). Одновременно эта микросхема обеспечивает формирование некоторых управляющих сигналов (например, сигнал сброса R).

Системный контроллер КР580ВК28 предназначен для фиксации слова-состояния МП, выработки системных управляющих сигналов, буферизации шины данных МП и управления направлением передачи по шине данных.

Внешние устройства ВУ подключаются к микроЭВМ через порты ввода-вывода. Внешними устройствами могут быть клавиатура, монитор, накопитель на гибком магнитном диске, объекты управления и др. На схеме показана реализация трех портов ввода-вывода с использованием программируемого параллельного адаптера КР580ВВ55. Адаптер обеспечивает три порта КА, КВ и КС, через которые 8-разрядные двоичные коды могут как вводиться в ЭВМ, так и выводиться из нее.

^ 16-разрядная микроЭВМ

Основу таких ЭВМ составляют 16-разрядные микропроцессоры. Широкое распространение получили микропроцессоры i8086, аналогом которых являются отечественные микропроцессоры К1810ВМ86. Микропроцессорный комплект БИС К1810 предназначен как для построения простейших одноплатных микроЭВМ общего назначения, так и для мультипроцессорных систем. В состав комплекта входят микропроцессор и вспомогательные БИС, позволяющие строить ЭВМ различной конфигурации. Комплект К1810 совместим с комплектом КР580.

Схема построения 16-разрядной микроЭВМ на основе микропроцессора К1810ВМ86 показана на рис. 3.39. Для синхронизации работы микропроцессора использована БИС генератора тактовых импульсов 1810ГФ84. Генератор выдает последовательность тактовых импульсов CLS, а также формирует сигнал сброса микропроцессора CLR и сигнал готовности внешнего устройства RDY.

Микропроцессор используется в минимальной конфигурации, что обеспечивается подачей потенциала 5 В на вход выбора конфигурации MN/MX. Сигналы микропроцессора INTA (разрешение прерывания), M/IO (обмен с памятью/устройствами ввода-вывода), R (чтение данных) и W (запись данных) образуют шину управления ШУ микроЭВМ.

Для формирования шины адреса ША разрядностью 20-бит использованы три 8-разрядных буферных регистра К580ИР82. Это параллельные регистры с тристабильными выходами. Они используются для фиксации адреса, выдаваемого микропроцессором. Запись соответствующих байтов адреса в регистры управляется сигналами микропроцессора STB (строб адреса) и BHE (разрешение старшего байта). Регистры адреса постоянно включены, что обеспечивается подачей логического нуля на вход выбора микросхем OE.

16-разрядная шина данных формируется с помощью шинных формирователей (микросхемы КР580ВА86). Эти микросхемы являются 8-разрядными параллельными двунаправленными приемопередатчиками с тристабильными выходами. Управляются микросхемы сигналами микропроцессора DE (разрешение передачи данных) и OP/IP (направление передачи данных). Последний сигнал поступает на вход T выбора направления передачи данных через шинный формирователь.

Буферные регистры и шинные формирователи использованы в схеме микроЭВМ для повышения нагрузочной способности шин. К системным шинам присоединяются модуль памяти М и регистры ввода-вывода данных I/OU. Ячейки памяти адресуются по шине адреса. Управляется память системными сигналами RD (чтение), WR (запись) и M/IO (память/устройства ввода-вывода).

Для адресации устройств I/OU ввода-вывода по шине адреса использован дешифратор адреса ДША. При обращении к адресуемому порту ввода-вывода на выходе ДША генерируется сигнал CS выбора микросхемы, который включает регистр порта. Управление портами ввода-вывода производится теми же сигналами, что и памятью. Передача данных между микропроцессором и памятью, а также устройствами ввода-вывода происходит по шине данных ШД.

3.7. Контрольные вопросы


  1. Назовите назначение и виды памяти.

  2. Объясните взаимодействие памяти с микропроцессором.

  3. Расскажите об устройствах ввода-вывода информации в МПС.

  4. Приведите структуру контроллера параллельного обмена КР580ВВ55 и способе подключения его к МП.

  5. Расскажите о режимах работы контроллера параллельного обмена КР580ВВ55.

  6. Как осуществляется последовательный обмен данными в МПС?

  7. Приведите структурную схему универсального последовательного приемопередатчика КР580ВВ51 и назначение выводов.

  8. Кратко объясните работу универсального последовательного приемопередатчика КР580ВВ51.

  9. Охарактеризуйте синхронный режим работы универсального последовательного приемопередатчика КР580ВВ51.

  10. Охарактеризуйте асинхронный режим работы универсального последовательного приемопередатчика КР580ВВ51.

  11. Расскажите о внутренних и внешних прерываниях в МП.

  12. Объясните функции подсистемы прерываний и её реализацию.

  13. Приведите структурную схему простого контроллера прерываний на базе К589ИК14.

  14. Приведите структурную схему контроллера прерываний на базе К580ВН59.

  15. Расскажите о программировании контроллера К580ВН59.

  16. Расскажите об использовании нескольких контроллеров К580ВН59.

  17. Кратко охарактеризуйте подсистему прямого доступа в память МПС.

  18. Приведите структуру контроллера прямого доступа в память К580ВТ57 и назначение выводов.

  19. Расскажите о режимах работы контроллера прямого доступа в память К580ВТ57.

  20. Объясните принцип организации матричной клавиатуры.

  21. Объясните принцип организации сегментной индикации.

  22. Приведите структурную схему контроллера клавиатуры и индикации К580ВВ79.

  23. Объясните принцип подключения контроллера клавиатуры и индикации К580ВВ79 к микропроцессору.

  24. Поясните форматы команд контроллера клавиатуры и индикации К580ВВ79.

  25. Объясните режим работы «управление клавиатурой» контроллера клавиатуры и индикации К580ВВ79.

  26. Объясните режим работы «управление дисплеем» контроллера клавиатуры и индикации К580ВВ79.

  27. Поясните принцип организации процессорного модуля и формирования системной магистрали МПС.

  28. Приведите структурные схемы генератора тактовых сигналов К580ГФ24 и системного контроллера К580ВК28 и принцип работы их.

  29. Объясните общие принципы организации микроЭВМ.

  30. Объясните принцип организации 8-ми разрядной микроЭВМ на базе МП 580.

  31. Объясните принцип организации 16-ти разрядной микроЭВМ на базе МП К1810ВМ86.




1 для большинства контактов составляет единицы миллисекунд

2 состояние сегмента запятой определяется в этом случае отдельной линией

3 Заданный порядок учитывается только при автоинкрементной записи в ОЗУ отображения.



1   2   3   4   5   6   7

Похожие:

3 Организация памяти в микропроцессорных системах iconОрганизация памяти первого уровня
Память 1 уровня – сверхоперативная память. Основное назначение – повысить быстродействие оп, и следовательно процессора. Способы...
3 Организация памяти в микропроцессорных системах iconКурс лекций по дисциплине «Менеджмент» для слушателей цпкипк специальности...
Можно выделить три вида управления: в не живой природе (технических системах) управление станком, автомобилем, компьютером; в организмах...
3 Организация памяти в микропроцессорных системах iconПеречень вопросов на экзамен по остх
Организация жизнеобеспечения населения при авариях на коммунально-энергетических системах
3 Организация памяти в микропроцессорных системах iconГерметическое Искусство Памяти   Часть первая: Использование Памяти
Джордано Бруно2, повлекло за собой известность Искусства Памяти в узких академических кругах, мы не можем сказать того же самого...
3 Организация памяти в микропроцессорных системах iconПроблема памяти о войне
День памяти и скорби 22 июня. Но чем дальше в прошлое уходят события той войны, тем меньше остается людей, в чьей памяти эти события...
3 Организация памяти в микропроцессорных системах icon1. Эргономика изучает особенности и возможности функционирования...
Эргономика наука о системах. Она включает в себя такие понятия, как антропометрия, биомеханика, гигиена труда, техническая эстетика,...
3 Организация памяти в микропроцессорных системах iconРеферат На тему: «Кеш памяти микропроцессора». Работу
Доступ к данным в кэше идёт быстрее, чем выборка исходных данных из оперативной памяти (озу) и быстрее внешней памяти(жёсткий диск...
3 Организация памяти в микропроцессорных системах iconОграничение пучков лучей в оптических системах
В реальных оптических системах ограничение пучков лучей осуществляется оправами оптических деталей и специальными деталями – диафрагмами....
3 Организация памяти в микропроцессорных системах iconУрок Введение в технику тренировки памяти Урок Механизмы памяти
Настало утро, и золотые блики молодого-солнца заплясали на едва заметных волнах спокойного моря
3 Организация памяти в микропроцессорных системах iconУчреждение высшего профессионального образования «южный федеральный...
Вопрос Согласно модели аст дж. Андерсона, когнитивная система состоит из трех видов памяти. Что это за виды памяти?
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2015
контакты
userdocs.ru
Главная страница