1 цифровые электронные схемы 2


Название1 цифровые электронные схемы 2
страница8/17
Дата публикации06.08.2013
Размер1.01 Mb.
ТипДокументы
userdocs.ru > Информатика > Документы
1   ...   4   5   6   7   8   9   10   11   ...   17
^

2.2 Внутренняя организация ЗУ с произвольным доступом



Рассмотрев внешние характеристики типичных модулей памяти с произвольным доступом, перейдем теперь к их внутренней организации. Одна из возможных схем, позволяющая выбирать нужную ячейку и осуществлять передачу информации в нее или из нее, представлена на рис. 15. В запоминающем элементе для хранения одного бита слова применяется асинхронный RS-триггер. Помимо триггера, каждый запоминающий элемент содержит вентили для передачи информации между триггером и внутренними линиями данных.


Рисунок 15 - Внутренняя организация памяти с произвольным доступом.
Одна из двух операций, чтение или запись, выполняется одновременно для всех элементов одной «строки». Каждая «строка» представляет собой ячейку для хранения слова и имеет свой адрес. Дешифратор «1 из 2n» служит для выбора ячейки по заданному адресу. На n входных линиях дешифратора возможны 2n комбинаций. Именно на них подается адрес нужной ячейки. Выходные 2n линий дешифратора называются линиями выборки слова. В зависимости от поданной на вход дешифратора комбинации какая-то одна линия выборки слова получает значение логической 1, а все остальные — логического 0. Каждая линия выборки слова используется как линия, разрешающая операцию чтения или записи во всех элементах строки.

В каждом столбце имеются по две внутренние линии: одна — для передачи данных в память (вход), а другая — из памяти (выход). Состояние линии «выход» определяется состоянием запоминающего элемента в выбранной строке. Для этого выход триггера в каждом элементе логически умножается на сигнал «выборка слова», а логическая сумма всех результатов поступает в линию «выход». Таким образом, чтение слова из памяти осуществляется подачей адреса нужного слова на вход дешифратора и наблюдением состояния на линиях «выход».

Линия «вход» каждого столбца используется для передачи информации в запоминающий элемент выбранной строки при выполнении операции записи. Это осуществляется с помощью двух вентилей И на каждый запоминающий элемент, которые при наличии сигналов «выборка слова» и «запись» передают сигнал из линии «вход» на вход S триггера, а его дополнение — на вход R. Таким образом, запись слова в память производится заданием адреса нужной ячейки на входе дешифратора, а записываемого слова — на линии «вход» и затем — логической 1 на управляющей линии «запись».

Нужно обратить внимание, что в приведенном выше описании фигурировали сигналы на линиях «запись», «вход» и «выход», являющиеся внутренними для модуля памяти. Эти сигналы связаны с внешними по отношению к модулю сигналами с помощью соответствующих вентилей и буферных схем. Такая связь может быть реализована различными способами в зависимости от требуемых внешних характеристик модуля.

Например, внешние характеристики модуля на рис. 14(a) можно получить с помощью схемы рис. 16. На ней три внешние линии: «запись», «выборка модуля» и «данные». Внутренний сигнал «запись» получается как И от внешних сигналов «запись» и «выборка модуля». Внутренние линии «вход данных» и «выход данных» для каждого бита в слове соединяются с внешней линией «данные» через входную буферную схему и тристабильный выходной формирователь, как показано на рисунке. Тристабильный формирователь управляется сигналом И от сигнала «выборка модуля» и инверсии сигнала «запись». Таким образом, внешняя линия данных работает как двунаправленная, подавая информацию на линию входа данных при записи и принимая информацию с линии выхода данных при чтении.



Рисунок 16 - Связь между внешними и внутренними сигналами в модуле памяти.


^

2.3 Двумерная адресация



Недостаток рассмотренной схемы ЗУ произвольного доступа связан с большим размером адресного дешифратора. Например, при n = 10 адресный дешифратор должен иметь 210= 1024 выхода. Каждый выход должен быть соединен с запоминающим элементом в строке. Количество связей можно уменьшить, если часть функций дешифратора передать самому запоминающему элементу.

Чтобы показать, каким образом это может быть сделано, возьмем один столбец ЗУ с организацией, приведенной на рис. 15, и построим из него прямоугольную матрицу. При n=10 число запоминающих элементов равно 210. Можно построить матрицу размером 25х25 или в общем случае 2nx2n-m эту как показано на рис. 17. Каждый элемент исходного столбца теперь лежит на пересечении новых строки и столбца прямоугольной матрицы. Возьмем два дешифратора с n/2 входными и 2n/2 выходными линиями в каждом (будем считать, что n четно и матрица квадратная). При n=10 число 2n/2 равно 32. Выходные линии одного дешифратора будут служить для выборки строки, а другого — для выборки столбца матрицы. Общее число выходных линий в дешифраторах при таком подходе равно 2n/2+2n/2=2n/2+1, что существенно меньше 2n линий при одном адресном дешифраторе.



Рисунок 17 - Двумерная адресация ЗУ с произвольным доступом.
В каждом запоминающем элементе должна выполняться операция И над линиями выборки строки и столбца. Эта операция даст логическую 1 только для одного элемента, находящегося на пересечении выбранных строки и столбца, и логический 0 для всех остальных элементов, поскольку для них либо сигнал выборки столбца, либо строки будет равен 0. Выходной сигнал вентиля И выполняет функции сигнала выборки бита, который разрешает чтение или запись в данном элементе.

Аналогичные двумерные матрицы нужны для всех остальных битов в слове. Матрицы можно считать лежащими в параллельных плоскостях. Оба адресных дешифратора работают сразу на все плоскости, таким образом, все биты ячейки адресуются одновременно. Полезно обратить внимание на то, что число выходных линий в дешифраторах при этом не увеличивается.

1   ...   4   5   6   7   8   9   10   11   ...   17

Похожие:

1 цифровые электронные схемы 2 iconПрограмма для 10 класса «Оператор пк»
Построение таблиц истинности для логических функций. Законы алгебры логики. Логические элементы и основные логические устройства...
1 цифровые электронные схемы 2 icon1. Определить состав ядра атома (число протонов и нейтронов) для...
Составить электронные схемы, электронные и электронно-графические формулы атома магния и атома хлора
1 цифровые электронные схемы 2 icon2 Электронные таблицы
Электронные таблицы (табличные процессоры) – это прикладное программное обеспечение общего назначения, предназначенное для обработки...
1 цифровые электронные схемы 2 iconТипы промышленных зданий по объемно-планировочным решениям и их схемы
Железнодорожный транспорт. Три схемы организации внешнего железнодорожного транспорта
1 цифровые электронные схемы 2 iconРабочая программа -2012 г по курсу «Электротехника, электроника и схемотехника»
...
1 цифровые электронные схемы 2 iconСтабилизаторы напряжения (СН)
Изменения напряжения источника питания могут вызвать изменения напряжения на выходе питаемой схемы, неотличимые от тех изменений,...
1 цифровые электронные схемы 2 iconЦифровые показатели работы по циклу акушерства

1 цифровые электронные схемы 2 iconЭлектронные часы с календарем и будильником
Электронные часы предназначены для индикации теку­щего времени суток (минуты и часы), дней недели (по­недельник — воскресенье), месяца...
1 цифровые электронные схемы 2 icon1. Понятие электрической цепи, электрической схемы, схемы замещения,...
Электрическая цепь  — совокупность устройств, элементов, предназначенных для протекания электрического тока, электромагнитные процессы...
1 цифровые электронные схемы 2 iconПараллельное и последовательное соединение аккумуляторов что это такое?
При параллельном соединении, аккумуляторы соединяют так, чтобы положительные клеммы всех аккумуляторов были подключены к одной точке...
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2015
контакты
userdocs.ru
Главная страница