Российской Федерации Федеральное агентство по образованию


НазваниеРоссийской Федерации Федеральное агентство по образованию
страница2/8
Дата публикации06.05.2013
Размер0.95 Mb.
ТипРеферат
userdocs.ru > Информатика > Реферат
1   2   3   4   5   6   7   8

3. Постоянная память программ и констант Code, 64 кб адресное пространство,

mov a,#d ; Code[PC+]  Асс , #d непосредственный операнд

movc a,@a+pc ; Code[PC + Acc]  Acc ; адресация относительно

; текущего РС, в АСС индекс

movc a,@a+dptr ; Code[dptr + Асс]  Acc ; базовая индексная

адресация- база в DPTR, в АСС смещение (индекс)

^ 4. Расширенная память данных Xdata – запись и чтение данных при исполнении программ. Объем адресного пространства 64 Кбайта:

movx a, @dptr ; Xdata[dptr]  Асс

movx @dptr,a ;

movx a, @r0 ; Xdata[P2.@r0]  Асс, в P2 адрес страницы, @r0 –

смещение в странице, P2.@r0 обозначает конкатенацию)
^ 1.2. Арифметические операции
Используются следующие форматы данных:

  • знаковое 8-разрядное целое, отрицательное число в дополнительном коде;

  • беззнаковое 8-разрядное целое;

  • 8-разрядный двоичный код;

  • биты;

  • 2-х разрядное десятичное число в 8-4-2-1 коде.


a) Знаковая Арифметика.

Отрицательные числа традиционно представлены дополнительными кодами:

add a, {Ri,@rj,#d,ad} ; a + {..}  a, признаки C,OV,P в PSW

в скобках {.. } обозначены режимы адресации второго операнда

addc a, {Ri,@rj,#d,ad} ; a + {..}+ C  a

subb a, {Ri,@rj,#d,ad} ; a - {..}- C 

add a,P2 ; a + P2 a P2-регистр порта Р2
b) Беззнаковая арифметика.

inc {a, ri, @rj, ad, dptr} ; {..}+1, признак P

dec r0, {a, ri, @rj, ad} ; {..}-1

mul ab ; a*bb.a, признаки v=(b#0), 0C, P

div ab ; a/b a, b=rest(a/b) признаки ov,p

rrc a ; RR(c.a) (a.C) признаки C,P

rlc a ; RL(a.C)  (C.a) признаки C,P

clr a ; 0 a
c) Десятичная арифметика.

Работа с десятичными данными поддерживается командами:

DA a десятичная коррекция результатов двоичного сложения или вычитания 2/10 чисел, представленных двумя цифрами в байте.

Swap a – обмен тетрадами в Асс[7.4]Acc[3.0]

Xchd a, @rj - обмен тетрадами
^ 1.3. Логические поразрядные операции
anl a, {Ri,@rj,#d,ad} ; a & {..}  a признаки P, 0  c,

anl ad, {#d, a} ;

orl a, {Ri,@rj,#d,ad} ; a v {..}  a признаки P, 0  c,

orl ad, {#d, a}

xrl {Ri,@rj,#d,ad} ; a # {..}  a признаки P, 0c

xrl ad, {#d, a}

cpl a ; не a

rr a ; циклический сдвиг Асс вправо (признак С не изменяется)

rl a ; циклический сдвиг Асс влево (признак С не изменяется)

^ 1.4. Битовые логические операции
bit – прямой адрес бита в командах anl c,{bit, /bit} , /bit – инверсия бита ;

Адреса битов bit определены в поле битов в Data (0-0x7f), а биты физически размещаются в бит-адресуемых ячейках RAM (0x20-0x2f). Например, bit= 0x15 размещается в ячейке 0x20+0x03=0x23.

Адреса битов в SFR (0x80-0xff) и биты физически размещаются в бит-адресуемых ячейках RAM (1yyy y000 – 1yyy y111), где 1yyy000-адрес регистра. Например, bit= ACC.6=0xE6, где адрес ACC=0xE0.

Кодирование адресов бит и доступ к битам приобретает физический смысл с учетом реализации доступа на аппаратном уровне, что рассматривается ниже.
orl c,{bit , /bit}

setb bit ; 1  bit

clr bit ; 0 bit

cpl C

^ 1.5. Параллельный ввод-вывод
Осуществляется через порты P0,P2,P3,P1.

В проекте предполагается общая схема для всех портов, которые включает регистр, входные и выходные схемы усиления, связанные с внешними контактами микросхемы.










регистр P2



7 0


(pins) контакты P2

Рис. 1.2. Схема порта


Операции с портами с записью (выводом) в порт обращаются к регистру порта Pi.

mov P2,a – запись в регистр P2. При этом состояние регистра по низкому уровню объединяется с состоянием контакта /P1 v /pin.

Чтение (ввод) – считывание и передача в регистры ЭВМ состояния контактов(pins), которые в дальнейшем трактуются как биты данных mov a, P2 ( pin P2  Асс). Если усилитель P1 имеет выход с открытым коллектором, то входной сигнал может быть сформирован повторителем. При этом низкий уровень схемы с открытым коллектором и высокий на входе создают короткое замыкание. Для устранения этого противоречия необходимо в соответствующих разрядах регистра при вводе установить единицы.

anl P3,#0f0h операция чтения-модификации-записи регистра P3.

Возможна независимая работа с отдельными битами портов

anl C, P2.5 ; P2.5&C  C, бит читается с регистра P2

mov C, P2.5 ; ввод бита c контакта порта P2.5
^ 1.6. Команды управления программой

К ним относятся команды ветвления, формирующие состояние программного счетчика PC:

jmp метка ; адрес метки PC

(sjmp diff ; PC+diff , где diff – 8 бит смещение в дополнительном коде,

Таким образом, при суммировании смещение расширяется знаком до 16-битового.

ajmp adr10 ; смещение в текущей странице, определяемой старшими разрядами PC(15.11)

ljmp adr16 ; PC=adr16
jmp @a+dptr ; PC=Aсс +dptr – функциональное ветвление

call метка ; PC  Stack[+SP], адрес метки  PC, переход к подпрограмме

(acall adr10 ; в текущей странице,

lcall adr16 ; PC=adr16

ret ; Stack[SP-]  PC возврат из подпрограммы

jc/jnc diff ; если (c/не с), PC+diff

jz/jnz diff ; переход, если АСС (=0)/(!=0)

jb/jnb bit, diff ; переход по значению бита

djnz {ri,ad}, diff ; [{..}-1, if ({..}#0), то PC+diff]

cjne (a,ri,@rj,ad} ,#d, diff ; if ({..}<>d), то PC+diff; c ({..}Обзор мнемокодов системы команд приведен в приложении 1, подробное описание приведено в Keil. Help.
^ 1.7. Форматы команд – однобайтовые, двухбайтовые и трехбайтовые (форматы и кодирование команд подробнее – в Keil/Help).
7 3 2 0



inc Ri
7 1 0 7 0



mov @ Rj #d/ad/rel
7 0 7 0 7 0



Ljmp/ jb /mov Adh/ bit/ad1 Adl/ rel/ad2



7 0 7 0




a10..a8 acall a7… a0

Рис.1.3. Форматы команд MCS51

^ II. Этапы проектирования ЭВМ
Схемы ЭВМ строятся на основе программной модели по традиционной структуре, включающей исполнительное устройство, память и управляющее устройство.

При большом объеме ручной работы этапы логического синтеза и кодирования автоматизированы и поддерживаются средствами отладки.

Одной из доступных и широко распространенных является система проектирования MaxPlus[2,3] на основе ПЛИС фирмы Altera или ее расширенная и профессиональная версия Quartus. Высокая сложность ПЛИС позволяет в одном проекте выполнить схемы однокристального компьютера,

Округленные параметры ПЛИС высокой сложности серии FLEX10K приведены в таблице:



^ Device LCells Flipflops Memory bits I/O




EPF10K100E 5000 5400 50000 270

200E 10000 10200 100000 460

LCell – ячейка (единица измерения логической сложности), приблизительно эквивалента одному триггеру или 10 битам памяти.

Однако одной ПЛИС недостаточно для реализации всех ресурсов MCS51:

  • память Code в полном объеме 65 000*8 бит;

  • память Xram 65 000*8 бит;

  • память RAM 256*8 бит;

  • в управляющем устройстве CU (рис. 6.1.)

Память ROM ADC 256*8 бит

Память ROMM 1024*8 бит

Память ROM DCM 32*100 бит

Декодеры ROM 7*8 + 20*100 бит

  • регистровая память 15*8 =120 dff

Приняты ограничения, позволяющие выполнить проект на EPF10K100E в MaxPlus:

  • Code 4*256*8 ~ 4 Кбит

  • Xram 4*256*8 ~ 4 Кбит

  • RAM 256*8 =1024 бит

Память ROM ADC 256*8 =1024бит

Память ROMM 100*8 =1024бит

Память ROM DCM 32*30 ~1000 бит

Декодеры ROM 7*8 + 20*30 ~800 бит

  • регистровая память 15*8 =120 триггеров

Итого – около 13 кбит памяти и 120 триггеров dff.
Для сложных схем используется иерархический подход к проектированию.

1) На первом этапе выполняется функциональное разбиение схемы на функциональные блоки.

Организация связей между блоками (внутренние интерфейсы в ЭВМ) при выполнении команд оформляется в виде структурной схемы, которая является основой для дальнейшей детализации в виде более подробных структурных схем отдельных блоков и функциональных схем в графике и функциональных обозначениях MaxPlus.

В структурной схеме связи позволяет описывать всевозможные передачи и преобразования в микропрограммах, накапливать информацию об управлении и перейти к конкретизации, когда структурная схема и микропрограмма работы ЭВМ разработана для всех команд.

2) Функциональная схема строится для каждого блока на управляемых функциональных элементах из библиотеки MaxPlus – регистрах, мультиплексорах, арифметико-логических преобразователях и простой логике, необходимой для формирования признаков и выполнения побитовых операций.

Данные и команды хранятся в модулях памяти, управление и доступ к данным в памяти – адресный.

3) Микропрограммы управления схемой оформляются в содержательном виде в Си и являются естественной формализацией описания содержания команд, представленных в программной модели. В дальнейшем детализируется структура микрокоманд и выполняется их упорядочение и кодирование с учетом структуры управляющего устройства. Полученные массивы двоичных кодов оформляются в загрузочные файлы памяти проекта в MaxPluse.

Подготавливаются тесты для моделирования микропрограмм и с использованием средств визуализации Borland C++ создается диалоговая среда для исполнения микропрограмм и отображения результатов в терминах программной модели.

4) На основе функциональной схемы средствами MaxPLus компилируется проект в виде файлов загрузки в ПЛИС.

5) Верификация проекта в симуляторе MaxPlus с использованием временных диаграмм.

Большой объем неформализованной ручной работы в проекте требует верификации с учетом реального времени и схемотехники элементов библиотеки.

Диаграмма проектирования ЭВМ на основе программной модели представлена на рис 2.1.




Программная модель






функциональная

Структурная микропрограмма

схема в С++





Функциональная Моделирование микро-

схема программы в С++




Проект в MaxPlus Кодирование микропро-

граммы в Си, файлы загрузки





Компиляция проекта

в MaxPlus






Верификация Проекта в

в симуляторе MaxPlus

Рис 2.1. Диаграмма процесса проектирования ЭВМ

Демонстрируется общее направление выполнения проекта.

Полученная в результате проектирования документация включает:

1) Описание заданных команд ЭВМ (см. Help Keil).

2) Структурную блок-схему и общее описание назначения блоков.

3) Функциональные микропрограммы и структурные схемы блоков.

4) Функциональные схемы блоков в элементной базе MaxPlus.

5) Тест для визуализации выполнения микропрограммы

5) Микропрограммы в Си и демонстрация их выполнения.

6) Модули кодирования микрокоманд в С++.

7) Загрузочные файлы для блоков памяти (Data, Rom, Code, Xram) в проекте MaxPlus.

8) Текстовое описание исполнения одной из команд в блок-схеме и микрокоманды – по функциональной схеме.

9) Описание тестов верификации и демонстрация результатов по временным диаграммам.
^ III. Структура ЭВМ
Построение структурной (блок) схемы – первый этап в проектировании схемы ЭВМ на основе программной модели.

Следующие принципы учтены при выборе структуры рис 3.1:

1. ^ Иерархический подход к проектированию схем, который поддерживается в MaxPlus. На первом этапе выполняется функциональное неформальное разбиение схемы на функциональные блоки с учетом распределения памяти по блокам и функциональным элементам, определяемым в программной модели.

2. Используется шинная организация соединений [5], достоинствами которой являются:

  • максимально параллельное исполнение разнообразных передач между регистрами, регистрами и блоками иерархической памяти и выполнение элементарных операций в АЛУ;

  • Используется регулярная схема управления, в которой применяется адресация при выборе регистров и определении функций записи и чтения, вместо одиночных управляющих сигналов. При этом можно ожидать более простую схему кодирования и декодирования микрокоманд.

3. Применяются, по возможности, простые регистры-защелки для хранения выбранных из памяти данных и промежуточных результатов. Операции счета и сдвига могут быть выполнены комбинационными схемами при передаче данных между регистрами.

4. Для максимально параллельного выполнения операций счета и сдвига используются накапливающие синхронизированные регистры-счетчики и сдвигатели. Выполнение этих микроопераций совмещается с передачами между регистрами и памятью, в которых активно используются шины.

5. К регистрам может быть обеспечен как регулярный адресный доступ через мультиплексоры, так и непосредственный для контроля и работы с отдельными битами и полями битов.

6. Неявно используемые регистры SFR для сокращения обращения к памяти дублируются с использованием их теневого отображения в памяти и непосредственного доступа в схеме при чтении.

Таким образом, сначала выбирается блочная структура памяти с учетом ее организации в программной модели (микроархитектуре). В один блок объединяются элементы памяти с одинаковыми интерфейсами. Признаками интерфейса являются – способ доступа (адресный – задаваемый режимами адресации в командах, адресный – через мультиплексоры, прямое обращение к регистрам), форматы и типы данных (слова, байты, биты).
BusC[7.0]

ОП

Xram P1,P2,P3, P0

Code




Acx[15.0]




Pc =pch.pcl Ra Rb Y

Dptr=dph.dpl

Y

ALU

Reg8 Do F

A Ram RALU

Di

Acall[7.0]

BusA[7..0]



Y Acc, B IR bit



Wrk, Wrk1 БМУ CU Ri/j

SP

Y Asfr




Adbit, Asfr

Bit bit

Y -8,-1, 0, 7 Wrk

PSW Wrk1

Adbit

BusB[7.0]

Рис 3.1. Структурная (блок) схема ЭВМ
В схеме представлены функциональные устройства, специальные блоки для преобразования битовых данных и формирования констант.

Шины данных и адреса = Acx[15.0], BusA[7.0], BusB[7.0], BusC[7.0].

Блок основной памяти ОП. Устройство управления CU. Регистровое арифметико-логическое устройство РАЛУ. Y-сигналы управления блоками и устройствами ЭВМ формируются в CU.
1. Блок основной памяти (ОП) включает:

1) Постоянную программную память ^ Code(ограничиваемся 256 байтами).

2) Память данных Xdata (ограничиваемся 256 байтами).

3) В ОП используется общая адресная 16-битовая шина ACX[15.0], слово памяти – байт.

4) 16-битовые адресные регистры-счетчики с прямым и адресным доступом (DPTR, PC), которые формируют 16-битовый адрес на адресной шине ACX[15.0].

^ 2. Блок внутренней быстрой памяти:

1) RAM(256 байт) объединяет Data и SFR с общей 8-битовой шиной адреса BasA[7..0] и 8-разрядным словом данных.

2) 8-битовые арифметические регистры с прямым и адресным доступом (ACC, B), используемые в арифметических и логических операциях, регистры имеют теневое отображение в SFR.

3) ^ Адресные и рабочие регистры (SP, Wrk, Wrk1) – формируют 8-битовый адрес, хранят операнды и параметры команды, являются счетчиками циклов в операциях умножения и деления и сдвигателями. SP имеет теневое отображение в SFR.

^ 3. Регистровое арифметико-логическое устройство (RALU) включает арифметико-логическое устройство (АЛУ), регистры временного хранения операндов RA, RB.

4. Устройство управления (CU) содержит регистр команд IR, блок микропрограммного управления (^ БМУ) с декодером микрокоманд Y.

5. Блок двунаправленных портов ввода-вывода (P0,P1,P2,P3) связан с внешними контактами микросхемы, содержит одноименные регистры с прямым доступом и с теневым отображением в SFR.

^ 6. Блок формирования констант (0, -1, -8, 7).

7. Блок выборки и выполнения битовых операций BIT. Блок подключается к рабочим регистрам Wrk,Wrk1 и содержит регистр PSW. В блоке формируется адрес доступа к битам в Adbit, значение бита BIT для условных микрокоманд в CU.

Для соединения модулей памяти, регистров и других функциональных элементов используются шины, мультиплексоры и селекторы.

Мультиплексирование – физическое подключение элементов (в пространстве) к общей шине, включая последовательный во времени адресный выбор и подключение элементов к шине и запись с шины.

Каждый мультиплексор входных данных BusB, BusC, BusA, ACX позволяет прочитать по адресу данные только из одного источника (регистра, памяти).

Запись с мультиплексированных шин в регистры и память выбирается адресным декодером (селектором) WrB – с шины BusB, декодером WrC c шины BusC. Сигнал записи обозначается единицей на одном из 2n выходов декодера, где n-разрядность адреса выбираемого функционального элемента на шинах BusB и/или BusC. При этом нуль на всех остальных выходах декодера обозначает параллельное чтение, выбор одного из читаемых значений осуществляется мультиплексором шины.

Обзор элементной базы (только необходимой в данном проекте) сопровождается ее применением – проектированием структурных и функциональных схем отдельных блоков структурной схемы 3.1.

Схемотехническое проектирование – конструктивное в принципе, опирается на опыт и инженерную интуицию, которая также использует опыт и примеры рассуждений при выборе тех или иных решений. В проекте приводятся детали наиболее сложных при первом знакомстве схем и управления ими. Таким образом, рассмотрена практически полная структурная схема, частично представлены функциональные схемы и микропрограммы.

Одним из признаков сложных систем, помимо иерархичности, масштабности, которые преодолеваются структурированием и подробной спецификацией, является сильная связность ее структуры. По этой причине, начиная любой раздел, необходимо ссылаемся на еще не определенные схемы и устройства, но уже связанные в систему и обозначаем свойства этих схем. Это видимое нарушение логики проектирования и повторения не преодолимы и с ними приходится смириться.

^ IV. Проектирование в элементной базе MaxPlus
Технологии проектирования цифровых схем опираются на системы автоматизации, ориентированные на схемотехнику высокой степени интеграции – ПЛИС, СБИС.

Меню системы MaxPlus приведено в Приложении 1.

Этапы проектирования:

1. Описание схемы составляется на языках проектирования и/или в графической форме иерархически. В MaxPlus сначала формируются функциональные схемы нижнего уровня в доступных из библиотеки функциональных обозначениях. Схемы определяются как самостоятельные модули с известными входными и выходными контактами. В дальнейшем разрабатывается схема с использованием функциональных обозначений модулей.

2. В функциональных схемах используется библиотека стандартной логики – элементы малой степени интеграции (Primitivs), средней степени интеграции фирмы Teсhas Instruments, параметризуемые элементы высокой степени интеграции (LPM-модули).

3. При настройке параметров элементов выбирается разрядность, управление и организуются связи с использованием шин и мультиплексоров, определяются входные и выходные контакты.

Для использования унифицированных схем из библиотеки учитываются ограничения, которые влияют и на структуру схемы.

4. Выбирается тип схемы ПЛИС, для которой выполняется реализация. Схемы выбираются из библиотеки и характеризуются такими параметрами как сложность – количество логических ячеек, числом выводов, задержкой вентиля и др.

5. Компиляция включает логический синтез и распределение контактов, разбиение исходной схемы и фильтрацию. Контролируется синтаксис и ограничения микросхемы. Если ресурсов одной ПЛИС недостаточно, то логика распределяется на две и более однотипные ПЛИС.

Для каждого блока можно перечислить и привести необходимые обозначения элементарных микроопераций доступа и преобразования данных, конкретизировать функциональную схему, используя функциональные элементы библиотеки системы проектирования MaxPlus.

Проектирование в MaxPlus может опираться на языки проектирования DDL (Verilog, VHDL) и традиционное графическое схемотехническое изображение. Для проектирования таких сложных объектов, как ЭВМ, графика имеет преимущества – наглядность и масштабируемость. В изображениях элементов используется стандарт для структурных схем, применяемый в ЕС ЭВМ [2], а на уровне функциональной схемы – принятые в MaxPlus обозначения.

Для описания управления элементами используем:

1) ^ Функциональные микрокоманды на содержательном языке регистровых передач (в комментариях).

2) Функциональные микрокоманды на языке Си (используется для моделирования работы схем). Универсальные средства языка Си позволяют определить исполняемые функциональные микрокоманды управления битами и формирования шин.

3) ^ Структурные микрокоманды определяют в содержательной форме управление мультиплексорами, селекторами и другими функциональными элементами в MaxPlus и используются в Си для кодирования микропрограммы. Микрокоманды задаются в виде текстовых строк и определяют кодирование полей двоичной микрокоманды.

Система MaxPlus предлагает несколько библиотек элементов для проектирования цифровых схем – Primitives, Macrofanctions(LPI), Megafanctions.

^ 4.1. Библиотека Primitives
Библиотека включает простые элементы, которые используются при работе с битами и организации регистров временного хранения данных.

^ 1) Flipflop & Latch Primitives – синхронизированные триггеры и защелки.

DFF – синхронный D-триггер, используется для построения синхронизированных регистров – преобразователей данных (счетчики, сдвигатели), как регистр состояний Конечного автомата.


Prn: q=1

clr q=0

Запись бита d по положительному (L/H) перепаду

синхросигнала clk





Prn

d q

clk

clr


LATCH – защелка, простой элемент памяти для хранения одного бита данных.



D Q
ena

Запись по сигналу ena=1.
2) Input & Output Primitives/Ports – входные/выходные контакты.
На структурных схемах не имеют специальных обозначений. Обязательно присутствуют в функциональных схемах проекта в MaxPlus.

Типы контактов:

BIDIR – двунаправленные входы-выходы (контакты).

Элементы, выходы которых подключены к контактам, могут находиться в одном из трех состояний – H(1), L(0), Z(Высокий импеданс). Если контакт используется для ввода, то элементы переключаются в Z-состояние.

INPUT или IN – входные контакты используются только для ввода, возможно подключение внешнего блока с 3-х значным выходом, Z-состояние на входе воспринимается как неопределенное, но MaxPlus его не различает.

^ OUTPUT или OUT – выходные контакты. Предполагается, что они используются только для вывода и подключаются только к входным контактам внешних схем, принимают двоичные значения {0,1}.
^ 3) Logic Primitives – простая логика с фиксированным числом входов.
В структурных схемах используем стандартные обозначения логики, принятые в России.

В функциональных схемах проекта MaxPlus используется Американский стандарт.

AND, OR – количество входов 2, 3,4,8,12

NOT – один вход

XOR – два входа

NOR, XNOR, NAND – инверсный выход

BAND, BOR, BXOR – инверсные входы

BNAND, BNOR, BXNOR – инверсные входы и выход

GND – земляная шина в схеме L(0)-уровень

VCC = H(1) – уровень питания


^ 4.2. Программируемые логические модули (LPM)
Библиотека содержит систему функциональных элементов c программируемыми параметрами. Полезные свойства элементной базы – многофункциональноcть и выбор двухмерной разрядности параметров q[m][n].

Библиотека содержит большую часть необходимых для синтеза схем функциональных элементов.

Все элементы имеют графическое изображение – стандартное, применявшееся в логике ЕС ЭВМ на структурном уровне, и специальные в MaxPlus сопровождаются окном выбора и программирования параметров.
^ 4.2.1. Регистры c прямым доступом
1. lpm_latch n-разрядный регистр-защелка данных d[n] на основе LATCH-триггеров, управление записью gate=1.

Регистр определяется форматом, который задается длиной (разрядностью) двоичного кода и именем. Нумерация битов обычно задается как в целых числах.

Параметры, обозначаемые отдельными полями, определяют структуру формата регистра. В этом случае подразумевается прямой доступ к выделенным полям кода.

^ IR – регистр инструкций предназначен для хранения параметров команды, Структуру регистра IR определяет загруженный в него код команды mov a,Ri, где Ri – трехбитный адрес регистра.
BusB

7 2 0



IR COP Ri



Микрооперация IR=BusB обозначает управление записью в регистр IR с шины BusB.

Изображение на структурной схеме рабочего регистра Wrk.

BusB

7 0

Wrk
BusA[7..0]
Микрооперация BusA=Wrk обозначает управление чтением регистра на шину BusA.

2. lpm_ff – синхронизированный регистр на основе DFF-триггеров. Изображение на функциональной схеме в MaxPlus:



d[n]

q[n]

enable

clk

enable – управляющий сигнал разрешения записи по L/H фронту синхросигнала clk.

Переключение состояния и сохранение нового состояния относится к концу текущего такта относительно управляющих сигналов, установленных в начале такта. Значения сигналов изменяются с задержкой по отношению к фронту сигнала clk в следующем такте синхронизации (см. синхронизацию ЭВМ в управляющем устройстве CU).
3. lpm_counter управляемый синхронизированный реверсивный двоичный n-разрядный счетчик с записью по входу q[n]  d[n].

Изображение на структурной схеме (n=8).
BusC

7 0

SP SP+, SP-


BusA
Микрооперации с использованием регистра:

SP+ синхронизированный сигнал инкремента

(SP-) – синхронизированный сигнал декремента

SP=BusC – синхронизированная запись с шины BusC

BusA=SP – выбор SP как источника 8-битового адреса на адресную шину

^ 4.2.2. Адресуемая память RAM
1. lpm_ram_dq память типа RAM, n-разрядное слово памяти, запись и чтение по m-разрядному адресу adr[m], раздельные входы записи d[n] и выхода чтения q[n]. Программируются значения n и m.

Можно рассматривать RAM как множество адресуемых регистров-защелок с интегрированным декодером адреса и управлением записью и чтением.

В проекте используются два типа памяти Ram:

  • восьмиразрядная иерархическая память ^ RAM с 8-разрядным адресом, включающая Data и SFR;

  • восьмиразрядная расширенная память данных Xram с 16-битовым адресом.


Изображение на функциональной схеме RAM в MaxPlus.



adr[8] q[8]

d[8]

RAM

We
Изображение в структурной схеме блока памяти RAM.
BusA[7..0]

A Q BusB[7.0]

Ram

D BusC[7.0]


Если We=1, то в RAM записывается значение с шины BusC, на выходной шине BusB не определено (Z-состояние). Чтение выполняется при We=0.

Ram объединяет в структурной схеме 3.1. память Data(адреса 0-07f) и память SFR (адреса 080-0ff).

Микрокоманды управления обмена данными:

1) Функциональная микрокоманда чтения из Ram в ACC по адресу в Wrk:

ACC=Ram[WRK]

Cтруктурная микрокоманда выборки из Ram и записи в ACC.

{“BasA=Wrk,BasB=Ram,WrBasB=Acc”} обозначает формирование кодов управления мультиплексорами BasA, BasB и записью с шины BasB в Acc.
^ 2) Чтение ячейки Data в команде mov a,Ri.

Младшие ячейки памяти Data – четыре банка регистров R0-R7. Банк выбирается 2-битным полем регистра PSW[4.3]. Для выборки операнда Ri в команде add a,Ri формируется 8-разрядный адрес Data конкатенацией полей битов 000.PSW[4.3].Ri.
1   2   3   4   5   6   7   8

Похожие:

Российской Федерации Федеральное агентство по образованию iconФедеральное государственное бюджетное образовательное учреждение...
Министерство образования и науки российской федерации федеральное агентство по образованию
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Магнитогорский...
Отечественная история: вопросы и ответы: Учеб пособие. Магнитогорск: мгту, 2006. – 114 с
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Костромской...
Волкова Т. И. Организация, нормирование и оплата труда : Курс лекций / Т. И. Волкова, М. Л. Ершова. – Ч – Кострома : кгту, 2005....
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Костромской...
Воронцова, О. Р. Правовая статистика. Практическая часть: учебно-методическое пособие / О. Р. Воронцова, О. Б. Садовская. – Кострома:...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию
Мало научной литературы по данным вопросам на русском языке. В этой связи главная цель данного пособия компенсировать дефицит литературных...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное Агентство по высшему образованию...
Методические рекомендации по прохождению производственной практики для студентов четвертого курса специальности 030602. 65 – Связи...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Государственное...
Методические указания по устным экзаменационным темам для студентов I курса всех специальностей (английский язык)/Сост.: Е. В. Шипанова,...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Ивановский...
Методические рекомендации по изучению курса «Экономика (экономическая теория)» включают в себя задания для самостоятельной работы...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию Южно-Уральский...
Система права любого современного государства состоит из ряда отраслей: конституционное право, административное, гражданское, трудовое...
Российской Федерации Федеральное агентство по образованию iconРоссийской Федерации Федеральное агентство по образованию институт...
На смену «прекрасному» приходят «шок-ценности»2: новизна, необычность, абсурд, жестокость. Это привело к расширению предмета эстетики,...
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2020
контакты
userdocs.ru
Главная страница